Projeto de hardware para a transformada inversa DCT-II do padrão versatile coding

dc.creator	Garcia, Bruna Rosa
dc.creator	Silveira, Bianca
dc.creator	Corrêa, Guilherme
dc.date.accessioned	2023-12-26T21:11:30Z
dc.date.available	2023-12-26T21:11:30Z
dc.date.issued	2022
dc.identifier.citation	GARCIA, Bruna Rosa; SILVEIRA, Bianca; CORRÊA, Guilherme. Projeto de hardware para a transformada inversa DCT-II do padrão versatile coding. In: CONGRESSO DE INICIAÇÃO CIENTÍFICA, 31., 2022, Pelotas. Anais... Pelotas, 2022.	pt_BR
dc.identifier.uri	http://guaiaca.ufpel.edu.br/xmlui/handle/prefix/11158
dc.description.abstract	Este trabalho, portanto, apresenta um projeto de hardware dedicado para o cálculo da transformada inversa IDCT-II do decodificador do padrão VVC. A arquitetura é implementada apenas para uma dimensão (1D), suportando blocos de tamanhos 4x4 até 32x32.	pt_BR
dc.language	por	pt_BR
dc.publisher	UFPel	pt_BR
dc.rights	OpenAccess	pt_BR
dc.subject	Projeto de hardware	pt_BR
dc.subject	Decodificador padrão VVC	pt_BR
dc.title	Projeto de hardware para a transformada inversa DCT-II do padrão versatile coding	pt_BR
dc.type	conferenceObject	pt_BR
dc.rights.license	CC BY-NC-SA	pt_BR