Mostrar el registro sencillo del ítem
Implementação FPGA de um mapa caótico de espaço discreto
dc.creator | Bezerra, João Inácio Moreira | |
dc.creator | Molter, Alexandre | |
dc.creator | Camargo, Vinícius Valduga de Almeida | |
dc.creator | Soares, Rafael Iankowski | |
dc.date.accessioned | 2024-10-09T22:17:31Z | |
dc.date.available | 2024-10-09T22:17:31Z | |
dc.date.issued | 2023 | |
dc.identifier.citation | BEZERRA, João Inácio Moreira et al. Implementação FPGA de um mapa caótico de espaço discreto. In: ENCONTRO DE PÓS-GRADUAÇÃO, 25, 2023. Anais... Pelotas: UFPel, 2023. | pt_BR |
dc.identifier.uri | http://guaiaca.ufpel.edu.br/xmlui/handle/prefix/14249 | |
dc.description.abstract | Este trabalho apresenta os resultados da implementação de um mapa caótico de espaço discreto em Field-Programmable Gate Array (FPGA), mostrando que o mapa de espaço discreto pode ser operado a uma frequência máxima maior, ocupando menor área e consumindo menos potência que sistemas caóticos de espaço contínuo. | pt_BR |
dc.language | por | pt_BR |
dc.publisher | UFPel | pt_BR |
dc.rights | OpenAccess | pt_BR |
dc.subject | Sistemas caóticos | pt_BR |
dc.subject | Field-Programmable Gate Array | pt_BR |
dc.subject | Avanços tecnológicos | pt_BR |
dc.subject | Dispositivos de Internet | pt_BR |
dc.title | Implementação FPGA de um mapa caótico de espaço discreto | pt_BR |
dc.type | conferenceObject | pt_BR |
dc.rights.license | CC BY-NC-SA | pt_BR |