Arquitetura de hardware de filtro de deblocagem com baixa dissipação de potência e com suporte a resoluções 8K@60FPS para o padrão HEVC de codificação de vídeo

Abstract

Este trabalho apresenta uma arquitetura de hardware do filtro de deblocagem com baixa dissipação de potência e para altas resoluções compatível com o padrão de codificação HEVC. A arquitetura de hardware desenvolvida é baseada no algoritmo do filtro de deblocagem (SZE et al, 2014) e apresenta uma decisão de filtragem que é definida pela análise de características de amostras pertencentes a blocos 8X8 adjacentes em um quadro de vídeo. O filtro de deblocagem opera a partir de três filtros: forte e normal para componentes de luminância e filtro de crominância para componentes de crominância. Dependendo da decisão de filtragem e caso seja necessária, as amostras de entradas são enviadas para um dos filtros que determina a quantidade de amostras que deverão ser modificadas.