Projeto Eficiente de Arquiteturas de Hardware Dedicadas para o Módulo das Transformadas na Codificação de Sinais Visuais: Estudo de Caso no Codificador AV1
Resumo
Na atualidade existe uma demanda crescente por conteúdos que manipulam e exibem sinais visuais, tais como imagens, vídeos e Light Fields. Porém, devido ao grande volume de dados presentes nestes tipos de sinais visuais, a compressão de dados é essencial para permitir o seu armazenamento e/ou transmissão. Uma das principais etapas presentes em todos os sistemas de compressão de dados visuais atuais é a etapa das transformadas, sendo ela responsável por permitir uma maior compactação da energia presente nas amostras e a separação de todos os componentes de frequência presentes nas imagens e vídeos. Nos codificadores atuais, a etapa da transformada trouxe diversas inovações, que permitem uma melhor exploração dos dados e uma eficiência maior para comprimir os vídeos. Para lidar com todas essas inovações e desafios para a etapa das transformadas, a implementação em hardware dedicado é uma alternativa tecnológica que proporciona o desempenho necessário para atingir o processamento requerido para as altas resoluções, como UHD, além de garantir níveis de consumo energético aceitáveis. Neste contexto, esta Tese foca no desenvolvimento de arquiteturas dedicadas para o módulo das transformadas na codificação dos sinais visuais, tendo como caso de estudo, para a demonstração dos resultados, o codificador AV1. Desta forma, foram investigadas e exploradas várias soluções arquiteturais para a etapa das transformadas, trazendo contribuições inéditas para o estado-da-arte e demonstrando um fluxo para o de senvolvimento de arquiteturas de hardware para este módulo que também pode ser usado para outros codificadores de sinais visuais. O desenvolvimento do trabalho contou com a elaboração de um script, que visa gerar automaticamente os kernels das transformadas e acelerar o desenvolvimento das arquiteturas. Foram exploradas mais de 27 versões distintas de arquiteturas para o módulo das transformadas, abrangendo o desenvolvimento de três versões diferentes para as transformadas 1D e nove versões para os buffers de transposição. As arquiteturas desenvolvidas foram sintetizadas em ASIC utilizando a ferramenta Genus Compiler e as bibliotecas de 40nm e 60nm da TSMC. Os resultados da síntese demonstram que as arquiteturas 2D-SD-B16-RED-OLB e 2D-SD-SRAM-RED completas, após todas as etapas de otimização e com o uso de bibliotecas Multi-VTh da tecnologia de 40 nm, apresenta ram, respectivamente, os resultados de área de 778,88kgates e 621,92kgates, com dissipação de potência de 69,11mW e 71,05mW, quando operando na frequência de 104,98MHz para poder atingir o processamento de vídeos UHD 4K a 60 quadros por segundo. Até o momento da escrita desta Tese, nenhum outro trabalho propondo uma solução dedicada em hardware para a transformada 2D do codificador AV1 foi encontrada na literatura.